The maximum switching frequency of these devices exceeds that of silicon transistors with similar gate-electrode dimensions.

Top-gated graphene transistors operating at high frequencies (GHz) have been fabricated and their characteristics analyzed. The measured intrinsic current gain shows an ideal 1/f frequency dependence, indicating an FET-like behavior for graphene transistors. The cutoff frequency fT is found to be proportional to the dc transconductance gm of the device. The peak fT increases with a reduced gate length, and fT as high as 26 GHz is measured for a graphene transistor with a gate length of 150 nm. The work represents a significant step towards the realization of graphene-based electronics for high-frequency applications.

Components such as inductors were fabricated alongside graphene transistors to create integrated radio-frequency mixers.

High-performance graphene transistors for radio frequency applications have received much attention and significant progress has been achieved. However, devices based on large-area synthetic graphene, which have direct technological relevance, are still typically outperformed by those based on mechanically exfoliated graphene. Here, we report devices with intrinsic cutoff frequency above 300 GHz, based on both wafer-scale CVD grown graphene and epitaxial graphene on SiC, thus surpassing previous records on any graphene material. We also demonstrate devices with optimized architecture exhibiting voltage and power gains reaching 20 dB and a wafer-scale integrated graphene amplifier circuit with voltage amplification.

Short, medium, and long on-chip interconnections having linewidths of 0.45-52 /spl mu/m are analyzed in a five-metal-layer structure. We study capacitive coupling for short lines, inductive coupling for medium-length lines, inductance and resistance of the current return path in the power buses, and line resistive losses for the global wiring. Design guidelines and technology changes are proposed to achieve minimum delay and contain crosstalk for local and global wiring. Conditional expressions are given to determine when transmission-line effects are important for accurate delay and crosstalk prediction.

We utilize an organic polymer buffer layer between graphene and conventional gate dielectrics in top-gated graphene transistors. Unlike other insulators, this dielectric stack does not significantly degrade carrier mobility, allowing for high field-effect mobilities to be retained in top-gate operation. This is demonstrated in both two-point and four-point analysis and in the high-frequency operation of a graphene transistor. Temperature dependence of the carrier mobility suggests that phonons are the dominant scatterers in these devices.

In a study performed over the temperature range of 400 to 77 K, Si bipolar transistors were found to have near-ideal characteristics at low temperatures with beta as high as 80 at 77 K. Detailed calculations indicate that the conventional theory of the temperature dependence of beta does not match the data. The discrepancy can be removed if it is assumed that a phenomenological thermal barrier to hole injection is present. Emitter-coupled logic (ECL) ring oscillators are functional at 85 K with no degradation in speed until about 165 K when compared to 358 K (85 degrees C). Calculations using a delay figure of merit indicate that f/sub T/, R/sub b/, and C/sub c/ are the delay components most affected by low-temperature operation. The feasibility of reduced logic swing operation of bipolar circuits at low temperatures is examined. It is found that successful ECL circuit operation at reduced logic swings is possible provided emitter resistance is kept small and can be used to enhance low-temperature power-delay performance. These data suggest that conventionally designed high-performance bipolar devices are suitable for the low-temperature environment.< >

SiGe HBTs have achieved record peak f/sub T/ values values and impressive digital circuit ECL RO delays but no analog circuit results have been reported. In this work we investigate the leverage of SiGe HBTs for analog circuits by optimizing the Ge-profile for a high /spl beta/V/sub A/ product and high f/sub T/ under the constraint of breakdown voltage and effective strain of the SiGe layer. Analytical calculations of /spl beta/, V/sub A/, and f/sub T/ of SiGe-HBTs as a function of Ge profile predict the largest performance advantage over Si BJTs for the most steeply graded Ge profile. SiGe-HBT transistors are fabricated with /spl beta/V/sub A/ products of 6160 V, BV/sub CEO/ of 3.5 V and f/sub max/ of 46 GHz, and compared to Si-BJTs fabricated with the same process. Digital performance is benchmarked by an ECL ring oscillator delay of 17.2 psec. The leverage for analog technology is demonstrated by fabrication of a 1 GHz SiGe-HBT 12 bit Digital to Analog Convertor.< >

The authors have developed a planar, self-aligned, epitaxial Si or SiGe-base bipolar technology and explored intrinsic profile design leverage for high-performance devices in three distinct areas: transit time reduction, collector-base (CB) junction engineering, and emitter-base (EB) junction engineering. High f/sub T/ Si (30-50 GHz) and SiGe (50-70 GHz) epi-base devices were integrated with trench isolation and polysilicon load resistors to evaluate ECL (emitter coupled logic) circuit performance. A 15% enhancement in ECL circuit performance was observed for SiGe relative to Si devices with similar base doping profiles in a given device layout. Minimum SiGe-base ECL gate delays of 24.6 ps (8 mW) were obtained. Lightly doped spacers were positioned in both the EB and CB junctions to tailor junction characteristics (leakage, tunneling, and avalanche breakdown), reduce junction capacitances, and thereby obtain an overall performance improvement.< >