We present a novel multi-level operation using multi cells on a cross-point OTS-PCM array with no need for program-verify scheme for the first time. This method can provide not only program energy reduction but also low drift property. In addition, a true crossbar array structure is implemented that is ideal for in-memory computing application.

Plasma etching is an essential semiconductor manufacturing technology required to enable the current microelectronics industry. Along with lithographic patterning, thin-film formation methods, and others, plasma etching has dynamically evolved to meet the exponentially growing demands of the microelectronics industry that enables modern society. At this time, plasma etching faces a period of unprecedented changes owing to numerous factors, including aggressive transition to three-dimensional (3D) device architectures, process precision approaching atomic-scale critical dimensions, introduction of new materials, fundamental silicon device limits, and parallel evolution of post-CMOS approaches. The vast growth of the microelectronics industry has emphasized its role in addressing major societal challenges, including questions on the sustainability of the associated energy use, semiconductor manufacturing related emissions of greenhouse gases, and others. The goal of this article is to help both define the challenges for plasma etching and point out effective plasma etching technology options that may play essential roles in defining microelectronics manufacturing in the future. The challenges are accompanied by significant new opportunities, including integrating experiments with various computational approaches such as machine learning/artificial intelligence and progress in computational approaches, including the realization of digital twins of physical etch chambers through hybrid/coupled models. These prospects can enable innovative solutions to problems that were not available during the past 50 years of plasma etch development in the microelectronics industry. To elaborate on these perspectives, the present article brings together the views of various experts on the different topics that will shape plasma etching for microelectronics manufacturing of the future.

Herein, a low RESET current 1T1R mushroom‐cell phase‐change memory (PCM) device that uses fiber‐textured homostructure GeSbTe (GST) grown on highly oriented TiTe 2 seed layer is reported. The homostructure device outperformed the industry standard device, that uses doped polycrystalline GST, on most figures of merit. The homostructure devices are also benchmarked against superlattice (SL) PCM devices with 10 periods of 5/5 nm GST/Sb 2 Te 3 grown on the TiTe 2 seed layer, and are found to have same low RESET current. It is also observed by transmission electron microscopy that the alternating layers of GST/Sb 2 Te 3 and TiTe 2 /Sb 2 Te 3 in SL devices are intermixed in the switched region after the devices are cycled with RESET/SET pulses. Additionally, when the SL device is left in the SET state, the intermixed switched region crystallinity is textured and exhibits van der Waals gaps. The SL PCM devices require a precise layered structure that is hard to yield on a full wafer scale. In contrast, fiber‐textured homostructure PCM cells reported here are easily manufacturable, while providing similarly low RESET current and low‐resistance drift, which makes this device suitable for analog artificial intelligence computation.