A method to synthesize 2D layers of gallium nitride on SiC is reported. Epitaxial graphene preliminarily grown on SiC allows intercalation of gallium atoms on the SiC substrate and stabilizes the 2D gallium nitride islands formed by ammonolysis. The spectrum of two-dimensional (2D) and layered materials ‘beyond graphene’ offers a remarkable platform to study new phenomena in condensed matter physics. Among these materials, layered hexagonal boron nitride (hBN), with its wide bandgap energy (∼5.0–6.0 eV), has clearly established that 2D nitrides are key to advancing 2D devices1. A gap, however, remains between the theoretical prediction of 2D nitrides ‘beyond hBN’2,3 and experimental realization of such structures. Here we demonstrate the synthesis of 2D gallium nitride (GaN) via a migration-enhanced encapsulated growth (MEEG) technique utilizing epitaxial graphene. We theoretically predict and experimentally validate that the atomic structure of 2D GaN grown via MEEG is notably different from reported theory2,3,4. Moreover, we establish that graphene plays a critical role in stabilizing the direct-bandgap (nearly 5.0 eV), 2D buckled structure. Our results provide a foundation for discovery and stabilization of 2D nitrides that are difficult to prepare via traditional synthesis.

Fully-depleted (FD) tri-gate CMOS transistors with 60 nm physical gate lengths on SOI substrates have been fabricated. These devices consist of a top and two side gates on an insulating layer. The transistors show near-ideal subthreshold gradient and excellent DIBL behavior, and have drive current characteristics greater than any non-planar devices reported so far, for correctly-targeted threshold voltages. The tri-gate devices also demonstrate full depletion at silicon body dimensions approximately 1.5 - 2 times greater than either single gate SOI or non-planar double-gate SOI for similar gate lengths, indicating that these devices are easier to fabricate using the conventional fabrication tools. Comparing tri-gate transistors to conventional bulk CMOS device at the same technology node, these non-planar devices are found to be competitive with similarly-sized bulk CMOS transistors. Furthermore, three-dimensional (3-D) simulations of tri-gate transistors with transistor gate lengths down to 30 nm show that the 30 nm tri-gate device remains fully depleted, with near-ideal subthreshold swing and excellent short channel characteristics, suggesting that the tri-gate transistor could pose a viable alternative to bulk transistors in the near future.

The memory requirement of at-scale deep neural networks (DNN) dictate that synaptic weight values be stored and updated in off-chip memory such as DRAM, limiting the energy efficiency and training time. Monolithic cross-bar / pseudo cross-bar arrays with analog non-volatile memories capable of storing and updating weights on-chip offer the possibility of accelerating DNN training. Here, we harness the dynamics of voltage controlled partial polarization switching in ferroelectric-FETs (FeFET) to demonstrate such an analog synapse. We develop a transient Presiach model that accurately predicts minor loop trajectories and remnant polarization charge (P r ) for arbitrary pulse width, voltage, and history. We experimentally demonstrate a 5-bit FeFET synapse with symmetric potentiation and depression characteristics, and a 45x tunable range in conductance with 75ns update pulse. A circuit macro-model is used to evaluate and benchmark on-chip learning performance (area, latency, energy, accuracy) of FeFET synaptic core revealing a 10 3 to 10 6 acceleration in online learning latency over multi-state RRAM based analog synapses.

We show experimental evidence of surface phonon scattering in the high-/spl kappa/ dielectric being the primary cause of channel electron mobility degradation. Next, we show that midgap TiN metal-gate electrode is effective in screening phonon scattering in the high-/spl kappa/ dielectric from coupling to the channel under inversion conditions, resulting in improved channel electron mobility. We then show that other metal-gate electrodes, such as the ones with n+ and p+ work functions, are also effective in improving channel mobilities to close to those of the conventional SiO/sub 2//poly-Si stack. Finally, we demonstrate this mobility degradation recovery translates directly into high drive performance on high-/spl kappa//metal-gate CMOS transistors with desirable threshold voltages.

Vertical integration of two-dimensional van der Waals materials is predicted to lead to novel electronic and optical properties not found in the constituent layers. Here, we present the direct synthesis of two unique, atomically thin, multi-junction heterostructures by combining graphene with the monolayer transition-metal dichalocogenides: MoS2, MoSe2, and WSe2.The realization of MoS2-WSe2-Graphene and WSe2-MoSe2-Graphene heterostructures leads toresonant tunneling in an atomically thin stack with spectrally narrow room temperature negative differential resistance characteristics.

Modern computation based on the von Neumann architecture is today a mature cutting-edge science. In the Von Neumann architecture, processing and memory units are implemented as separate blocks interchanging data intensively and continuously. This data transfer is responsible for a large part of the power consumption. The next generation computer technology is expected to solve problems at the exascale with 1018 calculations each second. Even though these future computers will be incredibly powerful, if they are based on von Neumann type architectures, they will consume between 20 and 30 megawatts of power and will not have intrinsic physically built-in capabilities to learn or deal with complex data as our brain does. These needs can be addressed by neuromorphic computing systems which are inspired by the biological concepts of the human brain. This new generation of computers has the potential to be used for the storage and processing of large amounts of digital information with much lower power consumption than conventional processors. Among their potential future applications, an important niche is moving the control from data centers to edge devices. The aim of this Roadmap is to present a snapshot of the present state of neuromorphic technology and provide an opinion on the challenges and opportunities that the future holds in the major areas of neuromorphic technology, namely materials, devices, neuromorphic circuits, neuromorphic algorithms, applications, and ethics. The Roadmap is a collection of perspectives where leading researchers in the neuromorphic community provide their own view about the current state and the future challenges. We hope that this Roadmap will be a useful resource to readers outside this field, for those who are just entering the field, and for those who are well established in the neuromorphic community. https://doi.org/10.1088/2634-4386/ac4a83

Abstract Collective interactions in functional materials can enable novel macroscopic properties like insulator-to-metal transitions. While implementing such materials into field-effect-transistor technology can potentially augment current state-of-the-art devices by providing unique routes to overcome their conventional limits, attempts to harness the insulator-to-metal transition for high-performance transistors have experienced little success. Here, we demonstrate a pathway for harnessing the abrupt resistivity transformation across the insulator-to-metal transition in vanadium dioxide (VO 2 ), to design a hybrid-phase-transition field-effect transistor that exhibits gate controlled steep (‘sub- kT/q ’) and reversible switching at room temperature. The transistor design, wherein VO 2 is implemented in series with the field-effect transistor’s source rather than into the channel, exploits negative differential resistance induced across the VO 2 to create an internal amplifier that facilitates enhanced performance over a conventional field-effect transistor. Our approach enables low-voltage complementary n-type and p-type transistor operation as demonstrated here, and is applicable to other insulator-to-metal transition materials, offering tantalizing possibilities for energy-efficient logic and memory applications.