Heavy ion-induced single event latchup (SEL) is characterized in a commercially available CMOS readout integrated circuit operating at cryogenic temperatures. SEL observed at 24 K and below is believed to be possible when free carriers produced by an ion strike initiate an exponential increase in the free carrier density via shallow-level impact ionization (SLII). This results in a large current increase that proceeds to a sustained latched state, even though the classic condition for parasitic bipolar gain product is not met since it is much less than unity. The LET threshold for SEL is significantly lower at 20 K as compared to 300 K although the saturated cross section is 2-3 times higher at 300 K. The temperature dependence of the SEL cross section is characterized from 16-300 K. SEL behavior attributed to the classical cross-coupled parasitic bipolar model is observed from ~135-300 K, and the reduction in the SEL cross section is remarkably modest as the temperature is lowered from room temperature to ~200 K. Temperature dependent electrical latchup characterization of a 130 nm pnpn test structure also indicates a change in the latchup behavior at ~50 K consistent with the SLII mechanism.

The effects of 14-MeV neutron displacement damage (DD) on waveguide (WG)-integrated germanium-on-silicon p-i-n photodiodes (PDs) for silicon photonics have been investigated up to the fluences of 7.5 × 10 12 n/cm 2 (14 MeV) or 1.4 × 10 13 n 1 -MeV eq /cm 2 (Si). This article includes the measurements of dark current-voltage characteristics across temperature from 150 to 375 K, measurements of PD junction capacitance, spectral response measurements from 1260 to 1360 nm, and frequency-response measurements. The devices are found to be susceptible to DD-induced carrier removal effects; however, they also continue to operate without meaningful impact to performance for the DD dose levels examined. Since the PD test chips include silicon photonic integrated grating couplers and WGs, which carry the optical signal to the PD, some assessment of the impact of DD on these passive devices can also be inferred. This article does not examine the short-term annealing or transient behavior of the DD, and instead, it has only considered the lasting damage that remains after any initial period of room-temperature annealing.

Integrated silicon microwave pin diodes are exposed to 10-keV X-rays up to a dose of 2 Mrad(SiO 2 ) and 14-MeV fast neutrons up to a fluence of  $2.2\,\,\boldsymbol {\times }\,\,10\,\,^{\mathrm{ 13}}$  cm −2 . Changes in both dc leakage current and small-signal circuit components are examined. Degradation in performance due to total-ionizing dose (TID) is shown to be suppressed by non-quasi-static (NQS) effects during radio frequency (RF) operation. Tolerance to displacement damage from fast neutrons is also observed, which is explained using technology computer-aided design (TCAD) simulations. Overall, the characterized pin diodes are tolerant to cumulative radiation at levels consistent with space applications such as geosynchronous weather satellites.

This paper presents a comparative analysis of total ionizing dose (TID) response in GlobalFoundries' 12LP and 12LP+ 12nm bulk FinFET technologies using 10keV X-rays. Our findings show that 12LP+ n-type transistors demonstrate higher sensitivity to TID degradation of off-state leakage drain current compared to 12LP. Data indicate that for both 12LP and 12LP+, transistors with higher threshold voltages exhibit lower off-state drain-source leakage post-irradiation compared to transistors with lower threshold voltages. Data consistently show that transistors with fewer fins per transistor show superior TID tolerance, in both 12LP and 12LP+ technologies. Lower threshold voltage transistors in both technologies display similar pre-irradiation leakage currents. On the other hand, higher threshold voltage transistors in 12LP+ show lower pre-irradiation leakage currents than those in 12LP, highlighting that the front-end-of-line of 12LP+ technology has been modified compared to 12LP. P-type devices in 12LP+ presented negligible degradation. Larger TID sensitivity in 12LP+ might be attributed to the implementation of dual metal gate work functions, reduced halo doping, deeper Source/Drain doping profiles, and/or 12LP+ having narrower fins compared to 12LP.