Data transport across short electrical wires is limited by both bandwidth and power density, which creates a performance bottleneck for semiconductor microchips in modern computer systems--from mobile phones to large-scale data centres. These limitations can be overcome by using optical communications based on chip-scale electronic-photonic systems enabled by silicon-based nanophotonic devices. However, combining electronics and photonics on the same chip has proved challenging, owing to microchip manufacturing conflicts between electronics and photonics. Consequently, current electronic-photonic chips are limited to niche manufacturing processes and include only a few optical devices alongside simple circuits. Here we report an electronic-photonic system on a single chip integrating over 70 million transistors and 850 photonic components that work together to provide logic, memory, and interconnect functions. This system is a realization of a microprocessor that uses on-chip photonic devices to directly communicate with other chips using light. To integrate electronics and photonics at the scale of a microprocessor chip, we adopt a 'zero-change' approach to the integration of photonics. Instead of developing a custom process to enable the fabrication of photonics, which would complicate or eliminate the possibility of integration with state-of-the-art transistors at large scale and at high yield, we design optical devices using a standard microelectronics foundry process that is used for modern microprocessors. This demonstration could represent the beginning of an era of chip-scale electronic-photonic systems with the potential to transform computing system architectures, enabling more powerful computers, from network infrastructure to data centres and supercomputers.

This paper presents photonic devices with 3 dB/cm waveguide loss fabricated in an existing commercial electronic 45 nm SOI-CMOS foundry process. By utilizing existing front-end fabrication processes the photonic devices are monolithically integrated with electronics in the same physical device layer as transistors achieving 4 ps logic stage delay, without degradation in transistor performance. We demonstrate an 8-channel optical microring-resonator filter bank and optical modulators, both controlled by integrated digital circuits. By developing a device design methodology that requires zero process infrastructure changes, a widely available platform for high-performance photonic-electronic integrated circuits is enabled.

We experimentally demonstrate resonant enhancement of W center emission from both the zero-phonon line and the phonon-assisted sideband in silicon microcavities, opening new possibilities for efficient light emitters.

The co-location of memory and processing is a core principle of neuromorphic computing. A local memory device for synaptic weight storage has long been recognized as an enabling element for large-scale, high-performance neuromorphic hardware. In this work, we demonstrate programmable superconducting synapses with integrated memories for use in superconducting optoelectronic neural systems. Superconducting nanowire single-photon detectors and Josephson junctions are combined into programmable synaptic circuits that exhibit single-photon sensitivity, memory cells with more than 400 internal states, leaky integration of input spike events, and 0.4 fJ programming energies (including cooling power). These results are attractive for implementing a variety of supervised and unsupervised learning algorithms and lay the foundation for a new hardware platform optimized for large-scale spiking network accelerators.

Abstract Color centers in silicon have recently gained considerable attention as single-photon sources and as spin qubit-photon interfaces. However, one of the major bottlenecks to the application of silicon color centers is their low overall brightness due to a relatively slow emission rate and poor light extraction from silicon. Here, we increase the photon collection efficiency from an ensemble of a particular kind of color center, known as W centers, by embedding them in circular Bragg grating cavities resonant with their zero-phonon-line emission. We observe a ≈5-fold enhancement in the photon collection efficiency (the fraction of photons extracted from the sample and coupled into a single-mode fiber), corresponding to an estimated ≈11-fold enhancement in the photon extraction efficiency (the fraction of photons collected by the first lens above the sample). For these cavities, we observe lifetime reduction by a factor of  ≈ 1.3  ${\approx} 1.3$ . For W centers in resonant bowtie-shaped cavities, we observed a ≈3-fold enhancement in the photon collection efficiency, corresponding to a ≈6-fold enhancement in the photon extraction efficiency, and observed a lifetime reduction factor of  ≈ 1.1  ${\approx} 1.1$ . The bowtie cavities thus preserve photon collection efficiency and Purcell enhancement comparable to circular cavities while providing the potential for utilizing in-plane excitation methods to develop a compact on-chip light source.

The co-location of memory and processing is a core principle of neuromorphic computing. A local memory device for synaptic weight storage has long been recognized as an enabling element for large-scale, high-performance neuromorphic hardware. In this work, we demonstrate programmable superconducting synapses with integrated memories for use in superconducting optoelectronic neural systems. Superconducting nanowire single-photon detectors and Josephson junctions are combined into programmable synaptic circuits that exhibit single-photon sensitivity, memory cells with more than 400 internal states, leaky integration of input spike events, and 0.4 fJ programming energies (including cooling power). These results are attractive for implementing a variety of supervised and unsupervised learning algorithms and lay the foundation for a new hardware platform optimized for large-scale spiking network accelerators.