Brain-inspired neuromorphic computing has shown great promise beyond the conventional Boolean logic. Nanoscale electronic synapses, which have stringent demands for integration density, dynamic range, energy consumption, etc., are key computational elements of the brain-inspired neuromorphic system. Ferroelectric tunneling junctions have been shown to be ideal candidates to realize the functions of electronic synapses due to their ultra-low energy consumption and the nature of ferroelectric tunneling. Here, we report a new electronic synapse based on a three-dimensional vertical Hf0.5Zr0.5O2-based ferroelectric tunneling junction that meets the full functions of biological synapses. The fabricated three-dimensional vertical ferroelectric tunneling junction synapse (FTJS) exhibits high integration density and excellent performances, such as analog-like conductance transition under a training scheme, low energy consumption of synaptic weight update (1.8 pJ per spike) and good repeatability (>103 cycles). In addition, the implementation of pattern training in hardware with strong tolerance to input faults and variations is also illustrated in the 3D vertical FTJS array. Furthermore, pattern classification and recognition are achieved, and these results demonstrate that the Hf0.5Zr0.5O2-based FTJS has high potential to be an ideal electronic component for neuromorphic system applications.

The burgeoning 2D semiconductors can maintain excellent device electrostatics with an ultranarrow channel length and can realize tunneling by electrostatic gating to avoid deprivation of band‐edge sharpness resulting from chemical doping, which make them perfect candidates for tunneling field effect transistors. Here this study presents SnSe 2 /WSe 2 van der Waals heterostructures with SnSe 2 as the p‐layer and WSe 2 as the n‐layer. The energy band alignment changes from a staggered gap band offset (type‐II) to a broken gap (type‐III) when changing the negative back‐gate voltage to positive, resulting in the device operating as a rectifier diode (rectification ratio ~10 4 ) or an n‐type tunneling field effect transistor, respectively. A steep average subthreshold swing of 80 mV dec −1 for exceeding two decades of drain current with a minimum of 37 mV dec −1 at room temperature is observed, and an evident trend toward negative differential resistance is also accomplished for the tunneling field effect transistor due to the high gate efficiency of 0.36 for single gate devices. The I ON / I OFF ratio of the transfer characteristics is >10 6 , accompanying a high ON current >10 −5 A. This work presents original phenomena of multilayer 2D van der Waals heterostructures which can be applied to low‐power consumption devices.

Abstract Sn-doped indium oxide (ITO) semiconductor nano-films are fabricated by plasma-enhanced atomic layer deposition using trimethylindium (TMIn), tetrakis(dimethylamino)tin (TDMASn), and O 2 plasma as the sources of In, Sn and O, respectively. A shared temperature window of 150 °C– 200 °C is observed for the deposition of ITO nano-films. The introduction of Sn into indium oxide is found to increase the concentration of oxygen into the ITO films and inhibit crystallization. Furthermore, two oxidation states are observed for In and Sn, respectively. With the increment of interfaces of In–O/Sn–O in the ITO films, the relative percentage of In 3+ ions increases and that of Sn 4+ decreases, which is generated by interfacial competing reactions. By optimizing the channel component, the In 0.77 Sn 0.23 O 1.11 thin-film transistors (TFTs) demonstrate high performance, including μ FE of 52.7 cm 2 V −1 s −1 , and a high I ON / I OFF of ∼5 × 10 9 . Moreover, the devices show excellent positive bias temperature stress stability at 3 MV cm −1 and 85 °C, i.e. a minimal V th shift of 0.017 V after 4 ks stress. This work highlights the successful application of ITO semiconductor nano-films by ALD for TFTs.